Simultaneous switching noise (SSN) kan endre i timingen på et minne grensesnitt. Sigrity™ Power-Aware SI analyserer source-synchronous grensesnitt til f.eks. DDR3- og DDR4. Power-Aware SI omfatter både verktøy til layout utdrag av kretser, og forsyninger samt intuitive simuleringsverktøy til parallell bus-analyse, som kan generere rapporter med informasjon om tidsmarginer i henhold til JEDEC standarden.
Utfør chip-til-chip analyse, High-Speed SerDes grensesnitt, som PCI Express® (PCIe®), HDMI, SFP+, Xaui, Infiniband, SAS, SATA og USB med IBIS AMI-modeller. Foreta pre-layout analyser ved hjelp av maler, og tilføy modeller av komponentpakker, connectors, og layout til å avspeile hele grensesnittet. Simuleringen identifiserer cross-talk problemer, og viser signalene i grensesnittet og clock- og data-recovery (CDR), som er beskrevet i IBIS AMI modellen. Med simulering av det komplette grensesnittet med millioner av bits, kan den samlede bitfeilraten (BER) beregnes for å avgjøre om jitter og støynivåer er innenfor spesifiserte toleranser.
Ønsker du å bli mer effektiv, men trenger veiledning for å avgjøre hvilke løsninger som hjelper deg oppnå målene dine?
Ta kontakt, så avtaler vi et tidspunkt for en prat
